新思科技攜手三星電子在低功耗工藝上為先進節(jié)點5G/6G SoC提供更佳能效和質(zhì)量

新思科技與三星聯(lián)合開發(fā)的端到端射頻設(shè)計參考流程和設(shè)計解決方案套件，并集成了Ansys的領(lǐng)先技術(shù)，以加快設(shè)計完成

加州山景城2022年8月11日 ——新思科技（納斯達克股票代碼：SNPS）近日宣布推出射頻（RF）設(shè)計參考流程和配套的設(shè)計解決方案套件（DSK），以加快三星電子（以下簡稱為"三星"）的8nm射頻低功耗FinFET工藝的設(shè)計并提高產(chǎn)能，從而幫助雙方客戶加速開發(fā)用于5G/6G應用中的射頻設(shè)計。8nm射頻設(shè)計參考流程采用了新思科技和Ansys的無縫整合的解決方案，助力下一代射頻設(shè)計提高完成質(zhì)量，縮短完成時間，降低實現(xiàn)成本。

三星電子晶圓代工事業(yè)部設(shè)計團隊副總裁Sangyun Kim表示："三星新的射頻解決方案，即8nm 射頻工藝技術(shù)，可以提高5G通信芯片的性能和能效比。當前，世界對于超緊密連接的需求日益增長，我們很高興與新思科技、Ansys緊密合作開發(fā)8nm 射頻設(shè)計參考流程和設(shè)計解決方案套件，以更好地支持共同客戶滿足對于設(shè)計復雜性的需求。"

在數(shù)字世界中實現(xiàn)更廣的連接

先進節(jié)點的模擬和射頻設(shè)計是推動"萬物智能"數(shù)字世界發(fā)展的應用中不可或缺的一部分。然而，面對5G/6G、汽車和高性能計算等應用的帶寬和延遲要求，對于芯片設(shè)計的要求往往復雜且耗時。全新推出的8nm 射頻設(shè)計參考流程簡化了開發(fā)過程，能夠通過行業(yè)領(lǐng)先的電路仿真和版圖能效比以及精確的電磁（EM）建模，加速版圖設(shè)計周轉(zhuǎn)時間。該參考流程納入了使用新思科技和Ansys的工具進行射頻設(shè)計的成熟方法，包括原理圖設(shè)計、仿真、版圖、提取、電磁（EM）仿真和物理驗證。相關(guān)的DSK包含一套應用說明、教程和設(shè)計實例，涵蓋了先進的設(shè)計方法，包括：

• 設(shè)計中的寄生參數(shù)分析：能夠在版圖設(shè)計過程中使用signoff工具在版圖上測量寄生參數(shù)
• 芯片電感器設(shè)計：能夠使用與新思科技Custom Compiler?設(shè)計和版圖環(huán)境集成的的Ansys VeloceRF?生成電感元件
• 部分版圖提取和仿真：能夠使用從部分完成的設(shè)計中提取寄生參數(shù)并進行仿真，以獲得對設(shè)計的寄生參數(shù)影響的早期反饋
• 利用模板進行設(shè)計重用：通過使用新思科技 Custom Compiler版圖模板，能夠在更短的時間內(nèi)創(chuàng)建高質(zhì)量的版圖

該流程的關(guān)鍵要素包括新思科技定制設(shè)計系列產(chǎn)品，其中有新思科技 Custom Compiler?設(shè)計和版圖產(chǎn)品、新思科技PrimeSim?電路仿真產(chǎn)品、新思科技 StarRC?寄生參數(shù)提取簽核產(chǎn)品和 新思科技 IC Validator?物理驗證產(chǎn)品；Ansys VeloceRF電感元件和傳輸線綜合產(chǎn)品；以及Ansys RaptorX?和Ansys RaptorH?先進納米電磁分析產(chǎn)品。

Ansys研發(fā)部副總裁Yorgos Koutsoyannopoulos表示："很高興能與新思科技和三星合作開發(fā)射頻設(shè)計參考流程。通過與新思科技Custom Compiler設(shè)計和PrimeSim仿真解決方案無縫協(xié)作，Ansys電感器設(shè)計和電磁提取工具擁有行業(yè)領(lǐng)先的能力以解決極具挑戰(zhàn)性的設(shè)計并為所有先進工藝建模，實現(xiàn)了完整的端到端射頻設(shè)計流程。我們共同為射頻設(shè)計模塊的設(shè)計、優(yōu)化和驗證提供了一個直觀和易用的流程。"

新思科技工程部副總裁Aveek Sarkar表示："新思科技和三星有著緊密合作的歷史，賦能我們的共同客戶通過三星設(shè)計工藝實現(xiàn)平滑和富有成效的設(shè)計工作流程?；谖覀兣cAnsys的密切合作，全新射頻設(shè)計參考流程和DSK有效簡化了開發(fā)先進無線系統(tǒng)的過程，而這些系統(tǒng)將繼續(xù)推動我們的智能世界的發(fā)展。"