12 月 16 日消息，在今日舉辦的“第二屆中國(guó)互連技術(shù)與產(chǎn)業(yè)大會(huì)”上，首個(gè)由中國(guó)集成電路領(lǐng)域相關(guān)企業(yè)和專家共同主導(dǎo)制定的《小芯片接口總線技術(shù)要求》團(tuán)體標(biāo)準(zhǔn)正式通過(guò)工信部中國(guó)電子工業(yè)標(biāo)準(zhǔn)化技術(shù)協(xié)會(huì)的審定并發(fā)布。

據(jù)介紹，這是中國(guó)首個(gè)原生 Chiplet 技術(shù)標(biāo)準(zhǔn)。

2021 年 5 月，中國(guó)計(jì)算機(jī)互連技術(shù)聯(lián)盟（CCITA）在工信部立項(xiàng)了 Chiplet 標(biāo)準(zhǔn)，即《小芯片接口總線技術(shù)要求》，由中科院計(jì)算所、工信部電子四院和國(guó)內(nèi)多個(gè)芯片廠商合作展開(kāi)標(biāo)準(zhǔn)制定工作。

今年 3 月 28 日，由中國(guó)計(jì)算機(jī)互連技術(shù)聯(lián)盟（CCITA）聯(lián)合電子標(biāo)準(zhǔn)院，多家企業(yè)、科研院所等經(jīng)過(guò) 10 個(gè)月努力共同制訂的《小芯片接口總線技術(shù)要求》、《微電子芯片光互連接口技術(shù)》完成標(biāo)準(zhǔn)草案制定，開(kāi)始面向社會(huì)征求意見(jiàn)。

《小芯片接口總線技術(shù)要求》描述了 CPU、GPU、人工智能芯片、網(wǎng)絡(luò)處理器和網(wǎng)絡(luò)交換芯片等應(yīng)用場(chǎng)景的小芯片接口總線（chip-let）技術(shù)要求，包括總體概述、接口要求、鏈路層、適配層、物理層和封裝要求等。

據(jù)介紹，小芯片接口技術(shù)有以下應(yīng)用場(chǎng)景：

C2M (Computing to Memory)，計(jì)算芯片與存儲(chǔ)芯片的互連。

C2C (Computing to Computing)，計(jì)算芯片之間的互連。兩者連接方式：

采用 并行單端 信號(hào)相連，多用于 CPU 內(nèi)多計(jì)算芯片之間的互連。

采用 串行差分 信號(hào)相連，多用于 AI、Switch 芯片性能擴(kuò)展的場(chǎng)景。

C2IO (Computing to IO)，計(jì)算芯片與 IO 芯片的互連。

C2O (Computing to Others)，計(jì)算芯片與信號(hào)處理、基帶單元等其他小芯片的互連。

此標(biāo)準(zhǔn)列出了并行總線等三種接口，提出了多種速率要求，總連接帶寬可以達(dá)到 1.6Tbps，以靈活應(yīng)對(duì)不同的應(yīng)用場(chǎng)景以及不同能力的技術(shù)供應(yīng)商，通過(guò)對(duì)鏈路層、適配層、物理層的詳細(xì)定義，實(shí)現(xiàn)在小芯片之間的互連互通，并兼顧了 PCIe 等現(xiàn)有協(xié)議的支持，列出了對(duì)封裝方式的要求，小芯片設(shè)計(jì)不但可以使用國(guó)際先進(jìn)封裝方式，也可以充分利用國(guó)內(nèi)封裝技術(shù)積累。

《小芯片接口總線技術(shù)》標(biāo)準(zhǔn)概況圖