應(yīng)用

技術(shù)

物聯(lián)網(wǎng)世界 >> 物聯(lián)網(wǎng)新聞 >> 物聯(lián)網(wǎng)熱點新聞
企業(yè)注冊個人注冊登錄

Arasan全新版本MIPI DSI IP滿足FPGA計時限制

2022-11-11 14:30 美通社

導(dǎo)讀：Arasan發(fā)布了一款全新版本的MIPI DSI IP，其符合DSI-2 v1.0規(guī)范，支持FPGA設(shè)計在8Gbps（用于1通道）運行時高達54.72Gbps的C-PHY v2.0速度。該IP設(shè)計用于滿足FPGA計時限制，以在不到200Mhz的較低頻率下運行，同時仍然提供必要的帶寬。（全球TMT）

Arasan發(fā)布了一款全新版本的MIPI DSI IP，其符合DSI-2 v1.0規(guī)范，支持FPGA設(shè)計在8Gbps（用于1通道）運行時高達54.72Gbps的C-PHY v2.0速度。該IP設(shè)計用于滿足FPGA計時限制，以在不到200Mhz的較低頻率下運行，同時仍然提供必要的帶寬。（全球TMT）